Tesis profesional presentada por José Ángel Soto Ramírez

Licenciatura en Ingeniería en Electrónica y Comunicaciones. Departamento de Computación, Electrónica y Mecatrónica. Escuela de Ingeniería y Ciencias, Universidad de las Américas Puebla.

Jurado Calificador

Presidente: Dr. Vicente Alarcón Aquino
Vocal y Director: Dr. Roberto Rosas Romero
Secretario: Dr. José Luis Vázquez González

Cholula, Puebla, México a 15 de enero de 2008.

Resumen

En los últimos años se ha incrementado la tendencia hacia los sistemas digitales, generando dispositivos que día a día enriquecen sus capacidades, algunos de ellos, como los ASIC (Application-Specific Integrated Circuit) son muy utilizados por las empresas. De igual forma, existe otra rama de dispositivos, conocidos como PLD (Programmable Logic Device), estos son de uso general, es decir que no tienen una aplicación específica. Entre ellos se encuentran los FPGAs (Field Programmable Gate Array) que tienen la ventaja de...

Resumen (archivo pdf, 12 kb).

Soto Ramírez, J. A. 2008. Simulación de Filtros FIR Celda en VHDL y su Implementación en un FPGA. Tesis Licenciatura. Ingeniería en Electrónica y Comunicaciones. Departamento de Computación, Electrónica y Mecatrónica, Escuela de Ingeniería y Ciencias, Universidad de las Américas Puebla. Enero. Derechos Reservados © 2008.