Tesis profesional presentada por
Licenciatura en Ingeniería en Electrónica y Comunicaciones. Departamento de Computación, Electrónica, Física e Innovación. Escuela de Ingeniería y Ciencias, Universidad de las Américas Puebla.
Jurado Calificador
Presidente: Dr. José Miguel David
Báez López
Secretario y Director: Dr. Rubén Alejos
Palomares
Vocal: Dr. José Luis Vázquez
González
Cholula, Puebla, México a 16 de mayo de 2006.
El objetivo primordial de este trabajo de investigación es la de generar layouts de circuitos análogos ya diseñados con tecnología CMOS, de la cual se dará una breve introducción sobre los conceptos básicos, del proceso que se sigue para generar este tipo de tecnología, los parámetros que involucra, entre otras cosas. Además se muestra el manejo básico del editor de layout, herramienta indispensable para la creación de estas geometrías. Se verán además las reglas de diseño las cuales son...
López Ramos, J. 2006. Obtención de Layout con técnicas de diseño VLSI. Tesis Licenciatura. Ingeniería en Electrónica y Comunicaciones. Departamento de Computación, Electrónica, Física e Innovación, Escuela de Ingeniería y Ciencias, Universidad de las Américas Puebla. Mayo. Derechos Reservados © 2006.