Resumen

El objetivo primordial de este trabajo de investigación es la de generar layouts de circuitos análogos ya diseñados con tecnología CMOS, de la cual se dará una breve introducción sobre los conceptos básicos, del proceso que se sigue para generar este tipo de tecnología, los parámetros que involucra, entre otras cosas. Además se muestra el manejo básico del editor de layout, herramienta indispensable para la creación de estas geometrías. Se verán además las reglas de diseño las cuales son necesarias para encontrarse dentro de las tolerancias de error permitidas, describiendo cada una ellas a lo largo de todo un capitulo. También se verán algunas de las técnicas de diseño que se aplicarán para la obtención de dichas geometrías, así como consideraciones importantes que debemos tener en mente. Finalmente se muestran las celdas realizadas aplicando todo los conceptos vistos a lo largo del trabajo de investigación.

Esta tesis sólo puede ser consultada por miembros de la Comunidad Universitaria. (ir al índice de contenido)

López Ramos, J. 2006. Obtención de Layout con técnicas de diseño VLSI. Tesis Licenciatura. Ingeniería en Electrónica y Comunicaciones. Departamento de Computación, Electrónica, Física e Innovación, Escuela de Ingeniería y Ciencias, Universidad de las Américas Puebla. Mayo. Derechos Reservados © 2006.